# BEST AVAILABLE COPY

(19)KOREAN INTELLECTUAL PROPERTY OFFICE

#### KOREAN PATENT ABSTRACTS

(11)Publication

1020000014605 A

number:

(43) Date of publication of application:

15.03.2000

(21)Application number: 1019980034097

(71)Applicant:

SAMSUNG ELECTRONICS

CO., LTD.

(22)Date of filing:

21.08.1998

(72)Inventor:

KIM, DONG HYEON KWON, O IK

LEE, SEONG HO PARK, SEONG JUN

(51)Int. CI

H01L 21 /027

#### (54) METHOD FOR FORMING SELF ALIGN CONTACT OF SEMICONDUCTOR DEVICE

#### (57) Abstract:

PURPOSE: The method can decrease the aspect ratio of a gate structure and can prevent the profile damage of a gate electrode according to the crystallization of a gate silicide. CONSTITUTION: A gate structure(106) having a gate poly(102), a gate silicide(103) and a gate mask layer(104) is formed on a semiconductor substrate(100). The gate mask layer is a low temperature oxide formed in the low temperature below 850° C. A silicon nitride film for spacer formation is deposited on the front surface of the semiconductor substrate including the

gate structure. An interlayer insulation film(110) is formed on the silicon nitride film. After the interlayer insulation film is etched using the silicon nitride film as an etch stop layer using a contact hole formation mask, the silicon nitride film is etched by etch back process. Thus, a self align contact hole(114) and simultaneously a gate spacer(108a) on both sides of the contact hole are formed.

#### COPYRIGHT 2000 KIPO

#### Legal Status

Date of request for an examination (00000000)

Notification date of refusal decision (00000000)

Final disposal of an application (withrawal)

Date of final disposal of an application (20040720)

Patent registration number ()

Date of registration (00000000)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent (00000000)

http://kpa.kipris.or.kr/kpa/kpa\_image/1998A1019980034097/kpa.xml

2006-02-27

Number of trial against decision to refuse ( ) Date of requesting trial against decision to refuse ( )

특 2000-0014605

### (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.<sup>5</sup> HDTL 21/027 (11) 공개번호

**€2000-0014605** 

(43) 공개일자

2000년03월15일

| (21) 출원번호   | 10-1998-0034097                             |
|-------------|---|
| (22) 출원일자   | 1998년 08월 21일                               |
| (71) 출원인    | 삼성전자 주식회사 요중용                               |
| (72) 발영자    | 경기도 수원서 팔달구 때탄3동 416<br>권오익                 |
|             | 스크<br>서울특별시 동대문구 장안3동 장안마파트 45동 503호        |
|             | 박성준   |
|             | 서울특별시 성북구 돈암동 413-90번지 중앙빌라 102호<br>김동현     |
|             | 서울특별시 관막구 신림8동 1656번지 미성이파트 1동 708호         |
|             | 이성호   |
| (74) 대리인    | 경기도 부천시 소시구 송대 등 340번지 우성아파트 3통 706호<br>임창현 |
| AULEI - OLE | •   |

심사경구 : 없음

#### (54) 반도체 장치의 자기정렬 콘택 형성 방법

#### 五名

본 방영은 계이트 친극의 프로파일(profile) 향상시키는 반도체 장치의 자기정렬 본택 형성 방법에 관한 것으로, 반도체 기판 성에 게이트 플리, 게이트 살리사이드, 그리고 게이트 마스크층을 갖는 게이트 구조를이 형성된다. 이때, 게이트 마스크층은 850c 이하의 저온에서 형성되는 저온 산화막이다. 게이트 구조를이 형성된다. 이때, 게이트 마스크층은 850c 이하의 저온에서 형성되는 저온 산화막이다. 게이트 구조를이 형성용 인스크를 자용하여 실리곤 잘화막을 심각 전자층으로 사용하여 층간접연막이 형성된다. 본택을 형성 마스크를 사용하여 실리곤 잘화막을 식각 전자층으로 사용하여 층간절연막이 식각된 후, 실리콘 잘화막이 에치 백 공정으로 식각 된다. 이로써, 자기정렬 본택을과, 동사에 본택을의 양축벽에 게이트 스페이서가 형성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 게이트 마스크층을 저온에서 형성함에 따라, 게이트 실리사이드의 결정화에 따른 게이트 구조물의 프로파일 손상을 방지할 수 있고, 게이트 마스크층의 두페를 강소함에 따라 게이트 구조물의 증황비를 감소시킬 수있으며, 따라서 후속 층간절연막 형성시 보이드 발생을 방지할 수 있다. 또한, 게이트 스페이서 및 자기정렬 본택을을 동시에 형성함으로써 공정을 근순화시킬 수 있다.

#### OHE.

#### £ÀI

#### BAH

#### 도면의 조단경 설명

도 16 내지 도 11는 종래의 반도체 장치의 자기정렬 콘택 형성 방법의 공정들을 순차적으로 보여주는 호름도;

도 2a 내지 도 2d는 본 발형의 실시에에 따른 반도체 장치의 자기정렬 콘택 형성 방법의 공정들을 순치적으로 보며주는 흐름도.

\* 도면의 주요 부분에 대한 부호의 설명

1, 100 : 반도체 기판

2, 102 : 게이트 폴리

3, 103 : 게이트 실리사이드

4, 104 : 게이트 마스크총

6, 106 : 게이트 구조물

8a, 108a : 게이트 스페이서

10, 110 : 출간절연막

12, 112 : 포토레지스트 패턴

14, 114 : 콘택홀

16, 116: 頭三

#### #명의 상세관 설명

#### 요명의 목적

#### 발명이 속하는 기술분야 및 그 분야의 중리기술

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 게이트 전국의 프로파일 (profile)을 향상시키는 자기정렬 콘택 형성 방법에 관한 것이다.

현재 256N DRAM 이상의 집적도를 갖는 메모리 제품에서는 실리콘 기판에 트랜지스터(transistor)를 형성 한 후, 후속 콘택 공정에서의 정렬 마진(align margin)을 확보하기 위해 SAC(self align contact) 공정을 적용하고 있다.

상기 SAC 공정은 실리콘 잘화막(SiN) 과 산화막(oxide)의 석각 선택비(etch selectivity)를 이용하며 실 제 엑티브 오픈 크기(active open size)에 익한 정렬 마진 보다 더 큰 정렬 마진을 확보할 수 있는 방법 마다.

도 1a 내자 도 1f는 종래의 반도체 장치의 자기정렬 콘택 형성 방법의 공정들을 순차적으로 보여주는 흐름도이다.

도 la를 참조하면, 중래의 반도체 장치의 자기정렬 콘택 형성 방법은, 반도체 기판(1)에 소자격리막(도면 에 미도시)이 형성된 후, 반도체 기판(1) 상에 게이트 구조물(gate structure)(6)이 형성된다.

상기 게이트 구조물(6) 형성 공정은 먼저, 반도체 기관(1) 상에 게이트 도전막인 개이트 플리(2) 및 게이트 실리사이드(3), 그리고 게이트 마스크총(4)이 처례로 형성된다. 이때, 상기 게이트 실리사이드(3) 및 게이트 폴리(2)를 적각 하기 위한 게이트 마스크총(4)은 설리콘 잘화막(4a) 및 산화막(4b)이 처례로 적총된 다음 절연막으로 형성된다. 특히, 상기 실리콘 질화막(4a)은 후속 SAC 석각 공정에서 석각 정지총(etch stop layer)으로 사용된다.

상기 실리콘 질화막(4d)은 LPCVD(low pressure CVD) 방법으로 형성되고, 상기 산화막(4b)은 고온 공정으로 형성되는 HTO(high temperature oxide)막이다.

다음, 게이트 마스크(sate mask)를 사용하며 상기 게이트 마스크총(4), 게이트 실리사이드(3), 그리고 게이트 플러(2)가 패터닝(patterning)된다.

도 1b에 있어서, 상기 게이트 구조물(6)을 포함하며 반도체 기판(1) 전면에 실리콘 질화막(6)이 증척된 후, 스페이서 식각 공정을 통해 식각 된다. 그 결과, 도 1c에 도시된 바와 같이, 상기 게이트 구조물(6)의 양측벽에 게이트 스페이서(gate spacer)(8a)가 형성된다.

도 id를 참조하면, 상기 반도체 기판(1) 전면에 산화막인 총간절연막(10)이 중착 된다. 상기 총간절연막 (10)은 CMP(chemical mechanical polishing) 공정 등에 의해 평탄한 상부 표면을 갖도록 형성된다.

상기 총간절면막(10) 상에 SAC을 형성하기 위한 식각 마스크인 포토레지스트 패턴(12)이 형성된 모습이 도 1e에 나타나 있다.

마지막으로, 상기 포토레지스트 패턴(12)을 마스크로 사용하여 인접한 게이트 스페이서(8a) 사이의 반도체 기판(1)의 상부 표면이 노출될 때까지 삼기 총간절연막(10)이 착각 되어 자기정렬 콘택홍(14)이 형성된다. 미때, 상기 게이트 스페이서(8a)는 상기 게이트 마스크총(4)과 함께 삭각 정지총으로 사용된다. 특히, 상기 게이트 스페이서(8a)는 게이트 상부의 솔더(shoulder) 부위가 노출되는 것을 방지한다.

상기 콘택홀(14)이 도전막으로 채워져서 패드(16)가 형성되면 도 1f에 도시된 바와 같이, 반도체 장치의 자기정렬 콘택이 완성된다.

그러나, 상술한 바와 같은 총래 반도체 장치의 자기정렬 본택 형성 방법에 있어서 다음과 같은 문제점이 발생된다.

·첫째, 게이트 마스크총(4)으로 실리콘 질화막(4a) 및 HTC막의 다총 절연막을 사용하게 되면 게이트 구조물(6)의 증횡비(aspect ratio)가 커지게 된다. 게이트 구조물(6)의 증횡비의 증가는 후속 총간절연막(10) 증확시 좁은 간격과 큰 단차로 인해 필링을 어렵게 하여 보이드(void) 등의 불량을 유발하게 된다.

또한, 큰 증횡비는 게이트 폴리(2) 식각시 플라즈마(plasma) 내의 미온의 스퍼터링(ion sputtering) 효과, 클 유발하고, 그 결과 게이트 실리사이드(3)와 게이트 폴리(2)의 계면의 나청(notching)이 발생되는 등 불량을 유발하게 된다.

둘째, 게이트 마스크총(4)으로 실리콘 질화막(4k) 및 HTO막(4b)을 사용하게 되면 막질의 증착시 고온(850° 이상) 공정이 수행되어, 게이트 마스크총(4) 보다 먼저 증착된 게이트 실리사이드(3)가 결정화 (crystallization) 된다: 결정화된 게이트 실리사이드는 석각 공정시 게이트 폴리(2)에 결정화된 그레인 (grain)의 형상을 잔사하여 표면 몰프로지(surface morphology)를 불량하게 한다. 그리고, 이러한 돌포로지 불량은 게이트 폴리(2) 하부의 얇은 게이트 산화막(도면에 미도시)까지 잔사되어 서브 실리콘(subsilicon)이 페이는 피팅(pitting) 불량을 유발하게 된다.

셋째, 게이트 패터닝 식각 공정 후, 암모니아(NH,), 과산화수소(HQ;), 그리고 D.I 워터(deionized wate r)의 혼합 용액을 사용하여 세정 공정(cleaning process)이 수행된다. 이때, 결정화된 게이트 실리사이 드가 결정 단위로 떨어져 나가기 때문에 막의 손실(loss)이 심하게 된다.

#### \$20 OF IN THE THE

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 케이트 구조물의 증횡비를 감소시킬 수 있고, 케이트 실리사이드의 결정화에 따른 케이트 전국의 프로파일 손상을 방지할 수 있는 반도체 장치의 자기정렬 콘택 형성 방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 게이트 스페미서 및 자기정렬 콘택홀을 동시에 형성할 수 있는 반도체 장치의 자 기정렬 콘택 형성 방법을 제공함에 있다.

발명의 구성 및 작용

#### (구성)

상출한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 자기점렬 본택 형성 방법은, 반도체 기판 (100) 상에 차례로 형성된 폴리실리콘막(102); 실리사이드막(103), 그리고 제 1 절연막(104)을 갖는 도전구조물(106)을 형성하는 단계; 상기 제 1 절연막(104)은 상기 실리사이드막(103)이 결정화되는 온도 보다낮은 온도에서 형성되고, 상기 도전 구조물(106)을 포함하여 반도체 기판(100) 전면에 스페이서 형성용제 2 절연막(108)을 형성하는 단계; 상기 제 2 절연막(108) 상에 흥간절연막(110)을 형성하는 단계; 본택 골 형성 마스크를 사용하여 인접한 도전 구조물(106) 사이의 반도체 기판(100)의 일부가 노출될 때까지 흥간절연막(110) 및 제 2 절연막(108)을 처례로 삭각 하여 본택홀(114)을 형성하는 단계를 포함한다. 이 때 상기 제 2 절연막(108)은 흥간절연막(110)과 삭각 선택비를 갖는 막골로 형성된다.

'이 방법의 바람직한 실시에에 있어서, 상기 제 1 철면막(104)은 850°C 이하의 자온에서 형성된다.

미 방법의 비람직한 설치에에 있어서, 상기 제 1 절면막(104)은 상기 도전 구조물(106)의 증황비(aspect (atio)를 줄이기 위해 약 2500초의 두께 미하로 형성되고, 상기 제 2 절면막(108)은 약 1000초 두께로 형 성된다.

이 방법의 바람직한 실시에에 있어서, 상기 콘택홀(114) 형성 단계는, 상기 제 2 절연막(108)을 식각 정 지층으로 사용하여 층간절연막(110)을 식각 하는 단계; 및 상기 제 2 절연막(108)을 상기 제 1 절연막 (104)과 적어도 1 : 1 이상의 식각 선택비를 갖는 조건으로 식각 하는 단계를 포함한다;

이 방법의 바람직한 실시예에 있어서, 상기 본택총(114) 형성시 제 2 절면막(188)이 식각 되어 상기 도전 구조물(106)의 양촉벽에 절면 스페이서(108m)가 형성된다. (작용)

도 2성을 청조하면, 본 발명의 실시에에 따른 신규한 반도체 장치의 자기정렬 본택 형성 방법은, 게이트 마스크층을 저온에서 형성함에 따라, 게이트 실리사이드의 결정화에 따른 게이트 구조물의 프로파일 손상 을 방지할 수 있다. 그리고, 케이트 마스크층의 두페를 감소함에 따라 게마트 구조물의 중황비를 감소시 릴 수 있고, 따라서 후속 충간절연막 내의 보이드를 방지할 수 있다. 또한, 게이트 스페이서 및 자기정 릴 콘택홀을 동시에 형성함으로써 공정을 단순화시킬 수 있다.

#### (실시여)

미하, 도 2를 참조하며 본 발명의 실시예를 상세히 설명한다.

도 2a 내지 도 2d는 본 발명의 실시에에 따른 반도체 장치의 자기정렬 콘택 형성 방법의 공정들을 순치적으로 보대주는 호름도이다.

도 26를 참조하면, 본 발명의 실시에에 따른 반도체 장치의 자기정렬 콘택 형성 방법은 먼저, 반도체 기 판(100) 상에 활성 명역(active region)과 비활성 영역(inactive region)을 정의하기 위해 소자격리막(도 면에 미도시)미 형성된다. 상기·소자격리막은 예를 들어, 트렌치 격리(trench isolation) 공정으로 형성된다.

상기 활성 영역 상에 게이트 구조물(106)이 형성된다. 즉, 상기 반도체 기판(100) 상에 게이트 도견막인 게이트 폴리(102) 및 게이트 실리사이드(103), 그리고 게이트 마스크층(104)이 차례로 형성된다. 이때, 본 발명에 따른 게이트 마스크층(104)은 산화막인 단일 절연막으로 형성되고, 이 산화막은 저온 공정인 PECVD(plasma enhanced CVD) 방법으로 증착된다. 상기 게이트 마스크층(104)을 단말 절연막으로 형성하되, 그 두께를 약 2500Å 이하로 합으로써 게이트 구조물(106)의 증황비를 감소시키게 된다. 또한, 상기 게이트 마스크층(104)이 850억 이하의 온도 예를 들어, 200억에서 형성됨에 따라, 중래의 문제점인 게이트 실리사이드(103)의 결정화가 방지된다.

상기 케이트 구조물(106)의 증황비 감소 및 게이트 실리사이트(103)의 비결정화에따라 게이트 석각 공정 이 용미하게 된다.

상기 게이트 실리사이드(103)는 예를 들어, 텅스텐 실리사이드(W-stricide) 이다.

다음, 게이트 마스크를 사용하여 삼기 게이트 마스크총(104), 게이트 실리사이드(103), 그리고 게이트 폴리(102)가 돼터닝 된다.

도 25에 있어서, 상기 게이트 구조물(106)을 포합하여 반도체 기판(100) 전면에 스페이서 형성용 절연막 여기서는, 실리콘 질화막(108)이 증착 된다. 이 실리콘 질화막(108)은 호속 SAC 식각 공정시 식각 정지 총으로 사용되며, SAC 식각 공정의 능력에 따라 그 두께가 결정된다. 이때, 증착 되는 실리콘 질화막 (108)은 LPCVD 방법 통과 같은 고온 공정으로 형성되어도 무방하다. 그 이유는 게이트 구조물(106)이 이 이 완성된 상태이므로, 상기 게이트 실리사이드(103)가 결정화된다 하더라도 문제가 발생되지 않기 때문

다음, 상기 실리콘 질화막(108) 상에 흥간절면막(110)이 증착된 후, 그 상부 표면이 CAP 공정에 의해 평 탄화 식각 된다. 게이트 구조물(106)의 증횡비가 감소됨에 따라, 상기 총간절연막(110) 형성시 보이드 발생이 억제된다.

상기 총간절면막(110) 상에 SAC을 형성하기 위한 식각 마스크인 포트레지스트 패팅(112)이 형성된 모습이

도 2c에 도시되어 있다.

마지막으로, 상기 포토레지스트 패턴(112)을 마스크로 사용하며 인접한 게이트 구조물(106) 사미의 반도 체 기판(100)의 일부가 노출될 때까지 총간절면막(110) 및 실리콘 절화막(108)에 차례로 석각 된다. 먼 저, 상기 실리콘 질화막(108)을 석각 정지층으로 사용하며 상기 총간절면막(110)에 석각 된다. 다음, 상 기 실리콘 질화막(108)에 에치 백(etch-tack) 공정으로 석각 된다. 그러면, 자기정혈 콘택홀(114)과, 등 시에 콘택홀(114)의 양축벽에 게이트 스페이서(108a)가 형성된다.

여기서, 상기 총간절연막(110)은 상기 실리콘 질화막(108)과 높은 석각 선택비를 갖는 조건으로 석각 되어 상기 실리콘 질화막(108)의 손실이 최소화 되도록 해야 한다. 만일, 상기 총간절연막(110) 석각시 실리콘 질화막(108)이 모두 손실되며 게이트 마스크총(104)인 산화막이 노출되면, 실리콘 질화막(108)의 석각률보다 산화막의 석각률이 훨씬 크므로 게이트 실리사이드(103)까지 쉽게 노출되게 된다. 그러면, 이노출된 게이트 실리사이드(103)와 후속 패드 폴리가 전기적으로 접속되는 문제점이 발생된다.

또한, 상기 실리콘 질화막(108)은 산화막과의 식각 선택비가 1 : 1 이상의 조건으로 식각 되도록 하여 계이트 마스크총(104)만 산화막이 노출되더라도 게이트 실리사이드(103)가 노출되지 않도록 한다.

상기 콘텍홈(114)이 도전막으로 채워져서 패드(116)가 형성되면 도 2d에 도시된 바와 같이, 본 발명에 따른 반도체 장치의 자기정렬 콘택이 완성된다.

#### #8º 5#

본 발명은 게이트 마스크총을 저온에서 형성함에 따라, 게이트 실리사이드의 결정화에 따른 게이트 구조 물의 근로파일 손상을 방지할 수 있는 효과가 있다. 그리고, 게이트 마스크총의 두폐를 감소함에 따라 게이트 구조물의 중황비를 감소시킬 수 있고, 따라서 후속 총간절면막 내의 보이드를 방지할 수 있는 효과가 있다.

본 발명은 게이트 스페이처 및 자기정렬 콘택홀을 통치에 형성함으로써 공정을 단순화시킬 수 있는 효과 가 있다.

#### (되) 경구의 방위

#### 청구함 1

반도체 기판(100) 상에 차례로 형성된 폴리살리콘막(102), 실리사이드막(103), 그리고 제 1 절연막(104) 을 갖는 도전 구조물(106)을 형성하는 단계;

상기 제 1 절면막(104)은 상기 실리사이드막(103)이 결정화되는 온도 보다 낮은 온도에서 형성되고, 상기 도전 구조물(106)을 포함하여 반도체 기관(100) 전면에 스페이서 형성용 제 2 절면막(108)을 형성하는 단계:

상기 제 2 절연막(108) 상에 총간절연막(110)을 형성하는 단계;

콘택홀 형성 마스크를 사용하며 인접한 도전 구조물(106) 사미의 반도체 기판(400)의 일부가 노출될 때까지 충간절면막(110) 및 제 2 절면막(108)을 차례로 식각 하여 콘택홀(114)을 형성하는 단계를 포함하고,

상기 제 2 철면막(108)은 총간절면막(110)과 석각 선택비를 갖는 막질로 형성되는 반도체 장치의 자기정 렬 콘택 형성 방법.

#### 경구한 2

제 1 항에 있어서,

상기 제 1 절연막(104)은 850°c 미하의 저온에서 형성되는 반도체 장치의 자기정렬 콘택 형성 방법,

#### 청구항 3

제 1 항에 있어서,

상기 제 1 절면막(104)은 PECVD 방법으로 중착 되는 산화막인 반도체 장치의 자기정렬 콘택 형성 방법.

#### 청구항 4

제 1 항에 있어서,

성기 제 1 철연막(104)은 상기 도전 구조물(106)의 증횡비(aspect ratio)를 줄이기 위해 약 2500초의 두 제 미하로 형성되고, 상기 제 2 절연막(108)은 약 1000초 두째로 형성되는 반도체 장치의 자기정렬 본택 형성 방법.

#### 청구항 5

제 1 항에 있어서,

상기 콘택홀(114) 형성 단계는, 상기 제 2 절연막(108)을 식각 정지층으로 사용하여 총간절연막(110)을 석각 하는 단계; 및

상기 제 2 절연막(106)을 상기 제 1 절면막(104)과 적어도 I : 1 미상의 식각 선택비를 갖는 조건으로 식 각 하는 단계를 포합하는 반도체 장치의 자기정렬 콘택 형성 방법.


#### 청구항 6

제 1 항에 있어서,


상기 본택홀(114) 형성시 제 2 절면막(108)이 이방성 식각 되어 상기 도전 구조물(106)의 양측벽에 절면 스페이서(108a)가 형성되는 반도체 장치의 자기정렬 본백 형성 방법.


#### <u> 50</u>

互思 he




(종래기술)







# 


# (증래기술)





# (종래기술)











# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked.

| Defects in the images metade out are not immied to the items encoured. |  |
|--|--|
| ☐ BLACK BORDERS  |  |
| $\square$ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES                        |  |
| ☐ FADED TEXT OR DRAWING  |  |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING                                 |  |
| ☐ SKEWED/SLANTED IMAGES  |  |
| COLOR OR BLACK AND WHITE PHOTOGRAPHS                                   |  |
| ☐ GRAY SCALE DOCUMENTS   |  |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT                                  |  |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY                |  |
|  |  |

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.